Warning: file_get_contents(https://raw.githubusercontent.com/Den1xxx/Filemanager/master/languages/ru.json): failed to open stream: HTTP request failed! HTTP/1.1 404 Not Found in /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php on line 88

Warning: Cannot modify header information - headers already sent by (output started at /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php:88) in /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php on line 215

Warning: Cannot modify header information - headers already sent by (output started at /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php:88) in /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php on line 216

Warning: Cannot modify header information - headers already sent by (output started at /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php:88) in /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php on line 217

Warning: Cannot modify header information - headers already sent by (output started at /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php:88) in /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php on line 218

Warning: Cannot modify header information - headers already sent by (output started at /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php:88) in /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php on line 219

Warning: Cannot modify header information - headers already sent by (output started at /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php:88) in /home/afelisqd/cppseducation.sc.tz/admin/images/photos/17587263121019776732_admin-dbb.php on line 220
Ț•kt çÌhiLkKž4œ93śu+ Ą ”2!8è!=!"7_"t—"F #kS#}ż#K=$w‰$%‰’%[&x&['b'Žò'”(‰)( )(É)(ò)/*1K*B}*%À*%æ*1 +.>+?m+<­+?ê+(*,(S,2|,EŻ,1ő,9'-1a-?“-(Ó-ü-)..;. j.w."‡.%Ș./Đ../$//T/ r/ ~/Œ/§/Â/Ü/ ö/0 0&0A0\0o0…0™0(·0à0ö0 1.1 N1o1Ž1©1Â1à1ę12=.2&l2“2ą2$ż2"ä2*323J33i3)3 Ç3DÒ3C4+[4&‡4%ź4)Ô4%ț4!$5!F5$h55:©51ä5966P6 ‡60š6+Ù6*7.07(_7%ˆ7&ź7Ő7)ì7%8<88Y8’8"Ź8&Ï8ö8 9929H9^9t9!Œ9ź9'É9'ń9:71:Bi: Ź:Í:è:ÿ:;+;C;X;l;€;”;š;"Œ;#ß;(<,<I<b<x<!’<5Ž<&ê<'=/9=)i=/“=Ă=bá=.D>s>‰>)›>%Ć>#ë>%?+5?+a?1?1ż?%ń?+@1C@1u@§@Ă@#â@"A")A LA!mA%A”A<ÉAB#%B2IB"|B*ŸB+ÊBöBC/0C`CxC“C ŹCÍCæC+ûC'DAD]D%xD$žDĂD0ȚD0E#@E*dE%E7”E!íE!F51F"gF+ŠF ¶F ŚF űFG+9G2eG2˜G)ËGőGH!"H'DH'lH'”HŒHÔHäHüHI-IMIkI‰I§IĆIÖI"íIJ" JCJcJ€J˜J”J!ÒJôJ K%KBK]KnK…K%ŁKÉKÜK2îK!L?L%PLvLŒLąL&șL áLMM.MBM&UM|M˜MŹM ÀM ÌMŰM!đMN;#N_N }N$ˆN%­N+ÓN/ÿN+/O[OtO&“OșO2ÎO2P24P4gP,œPÉP)ăP QQ(;QdQƒQ!ŸQÁQ%ŰQțQR!+R+MR'yRĄRÁR ÛRèRS"S%>SdS{S5“SÉS-éS;T/ST ƒTTȘTČTÂTÒTêTU U7UPUiU„UœU&ŽUÛUśUVÍVäWVæW^=X;œXÍŰXJŠY‚ńYštZÀ[8Đ[G \BQ\u”\N ]nY]†È]8O^{ˆ^”_±ș_yl`Čæ`g™aŽbł¶bčjcÁ$d,æd,e,@e7me8„eRȚe:1f;lf;šf7äfIgGfgIźg-űg-&h9ThUŽh9ähBi;aiMi-ëi"j-{X{8r{9«{5ć{|8|R|)h|5’|PÈ|6}7P}Aˆ}5Ê},~0-~€^~8ß~5,I(v&Ÿ(Æ:ï4*€=_€=€&ۀ8B;B~Á&Ձ1ü0.‚0_‚.‚.ż‚5î‚$ƒL7ƒ6„ƒ5»ƒAńƒB3„Ov„)Ƅ0đ„"!…TD…"™…%Œ…â…(û…$$†$I†An†%°†'ֆ&ț†-%‡,S‡)€‡-Ș‡,ۇ2ˆC8ˆ;|ˆ:žˆ$óˆ#‰9<‰&v‰0‰(Ή(ś‰( Š'IŠ-qŠ4ŸŠ4Ԋ+ ‹5‹P‹/a‹*‘‹*Œ‹*ç‹ Œ3ŒKŒgŒ‡Œ'Œ,ƌ,òŒ,,Ly!=Żí2ÿ!2Ž!TŽ*vŽ#ĄŽ.Ǝ$ôŽ&@ ^ž±+ʏ,ö#<8Q$ŠŻ0Áò‘'‘6F‘,}‘Ș‘ ɑ%ê‘’B%’h’ƒ’œ’Ȓƒْ0ő’&“N8“‡“„“%Ž“)ړ1”76”:n”©”!Á”1㔕<5•<r•<Ż•>ì•.+–Z–4w– Ź– ș–8ۖ"—$7—6\—“—0ł—ä—&ű—4˜3T˜&ˆ˜Ż˜/Θț˜+™*@™(k™5”™ʙʙFę™$DšEišRŻšB› E›&R› y›„›”›€›&Ûꛜ!œ'6œ&^œ…œœ/”œ!ćœ é䆎™ƒÒÈH %ĐgË\kJCB•Z~Ő/>S”V7FûJŒą5Łtšˆ3”U1âd-NLQW[HGŽ.b€nŃ' #Š@‹-=4KÉíC…RLF:q)ê"%uçșž`Ÿ<Eo0ü}|Tk “s Ó9eńöUÊÆ5<(g_ D,Ś$§ù‰2țS]6ÿ»Ö +ȘaD{źĆ\^ÛiyB0r)(«[!ŸăvQżîĂb 4MK?¶è Mô‘'3A7Zđ‚zNű"PßOÚX]°_;m ·?jR#I1žł’8č/ÄO!,Ìúf—˜ÔŹ.ĄÙPÎ;Ț a„ČdìxeYW$AÍòï Â2:@hcĘ6àVő ë śÁpE­wfŒš›œ`Àœ9óÇŻ+cÏ^„*æI抱*Tę8&áh>–‡XG=Űj€Y©&Üil For the options above, The following values are supported for "ARCH": For the options above, the following values are supported for "ABI": aliases Do print instruction aliases. cp0-names=ARCH Print CP0 register names according to specified architecture. Default: based on binary being disassembled. debug_dump Temp switch for debug trace. fpr-names=ABI Print FPR names according to specified ABI. Default: numeric. gpr-names=ABI Print GPR names according to specified ABI. Default: based on binary being disassembled. hwr-names=ARCH Print HWR names according to specified architecture. Default: based on binary being disassembled. msa Recognize MSA instructions. no-aliases Use canonical instruction forms. no-aliases Don't print instruction aliases. no-aliases Disassemble only into canonical instructions, rather than into pseudoinstructions. numeric Print numeric reigster names, rather than ABI names. reg-names=ABI Print GPR and FPR names according to specified ABI. reg-names=ARCH Print CP0 register and HWR names according to specified architecture. virt Recognize the virtualization ASE instructions. xpa Recognize the eXtended Physical Address (XPA) ASE instructions. The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V-specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M to select the correct opcode class(es). addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic Display instruction in AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size dpfp Recognize FPX DP instructions. dsp Recognize DSP instructions. fpud Recognize double precision FPU instructions. fpuda Recognize double assist FPU instructions. fpus Recognize single precision FPU instructions. i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic Display instruction in Intel mnemonic intel64 Display instruction in Intel64 ISA quarkse_em Recognize FPU QuarkSE-EM instructions. spfp Recognize FPX SP instructions. suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # # internal error, undefined modifier (%c)# internal error, undefined operand in `%s %s'$%02x *unknown*%d unused bits in i386_cpu_flags. %d unused bits in i386_operand_type. %dsp16() takes a symbolic address, not a number%dsp8() takes a symbolic address, not a number%s: %d: Missing `)' in bitfield: %s %s: %d: Unknown bitfield: %s %s: Error: %s: Warning: 'LSL' operator not allowed'ROR' operator not allowed(DP) offset out of range.(SP) offset out of range.(unknown)*unknown operands type: %d**unknown*21-bit offset out of range64-bit address is disabled ABORT: unknown operandAccepted values are from -1 to 6Address 0x%s is out of bounds. Assume all insns are Thumb insnsAttempt to find bit index of 0Bad case %d (%s) in %s:%d Bad immediate expressionBad register in postincrementBad register in preincrementBad register nameBiiiig Trouble in parse_imm16!Bit number for indexing general register is out of range 0-15Byte address required. - must be even.CpuMax != %d! Disassemble "register" namesDisassemble in ESA architecture modeDisassemble in z/Architecture modeDon't know how to specify # dependency %s Don't understand 0x%x Error: read from memory failedExamine preceding label to determine an insn's typeFirst register of the range should be r13Hmmmm 0x%xIC note %d for opcode %s (IC:%s) conflicts with resource %s note %d IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d IC:%s [%s] has no terminals or sub-classes IC:%s has no terminals or sub-classes Immediate is out of range -128 to 127Immediate is out of range -32768 to 32767Immediate is out of range -512 to 511Immediate is out of range -7 to 8Immediate is out of range -8 to 7Immediate is out of range 0 to 65535Internal disassembler errorInternal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal error: bad sparc-opcode.h: "%s" == "%s" Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal: Non-debugged code (test-case missing): %s:%dInvalid address type for operandInvalid position, should be 0, 16, 32, 48 or 64.Invalid position, should be 0, 8, 16, or 24Invalid position, should be 0,4, 8,...124.Invalid position, should be 16, 32, 64 or 128.Invalid register number, should be blinkInvalid register number, should be fpInvalid register number, should be pclInvalid size specifierInvalid size value must be on range 1-64.Invalid size, should be 1, 2, 4, or 8Invalid size, value must be LP_COUNT register cannot be used as destination registerLabel conflicts with `Rx'Label conflicts with register nameLast register of the range doesn't fitMissing '#' prefixMissing '.' prefixMissing 'pag:' prefixMissing 'pof:' prefixMissing 'seg:' prefixMissing 'sof:' prefixName well-known globalsNo relocation for small immediateNot a pc-relative address.Only $sp or $15 allowed for this opcodeOnly $tp or $13 allowed for this opcodeOperand is not a symbolOperand out of range. Must be between -32768 and 32767.Print unknown instructions according to length from first two bitsRegister R30 is a limm indicatorRegister list is not validRegister must be BLINKRegister must be GPRegister must be ILINK1Register must be ILINK2Register must be PCLRegister must be R0Register must be R1Register must be R2Register must be R3Register must be SPRegister must be between r0 and r7Register must be between r8 and r15Register must be either r0-r3 or r12-r15Register number is not validSR/SelID is out of rangeSelID is out of rangeSelect raw register namesSelect register names used by GCCSelect register names used in ARM's ISA documentationSelect register names used in the APCSSelect register names used in the ATPCSSelect special register names used in the ATPCSSmall operand was not an immediate numberSpecial purpose register number is out of rangeSyntax error: No trailing ')'The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbolUnknown bitfield: %s Unknown error %d Unrecognised disassembler CPU option: %s Unrecognised disassembler option: %s Unrecognised register name set: %s Unrecognized disassembler option: %s Unrecognized field %d while building insn. Unrecognized field %d while decoding insn. Unrecognized field %d while getting int operand. Unrecognized field %d while getting vma operand. Unrecognized field %d while parsing. Unrecognized field %d while printing insn. Unrecognized field %d while setting int operand. Unrecognized field %d while setting vma operand. Value is not aligned enoughValue must be a multiple of 16Value must be in the range 0 to 240Value must be in the range 0 to 28Value must be in the range 0 to 31Value must be in the range 1 to Value of A operand must be 0 or 1W keyword invalid in FR operand slot.W register expectedWarning: disassembly unreliable - not enough bytes availableWarning: illegal as 2-op instrWarning: illegal as emulation instrWarning: reserved use of A/L and B/W bits detectedWarning: rsrc %s (%s) has no chks Warning: rsrc %s (%s) has no chks or regs Warning: unrecognised CALLA addressing modeaddress register in load rangeaddress writeback expectedattempt to set y bit when using + or - modifierbad instruction `%.50s'bad instruction `%.50s...'bit,base is out of rangebit,base out of range for symbolbranch operand unalignedbranch to odd offsetbranch value not in range and to odd offsetbranch value out of rangebyte relocation unsupportedcan't cope with insert %d can't create i386-init.h, errno = %s can't create i386-tbl.h, errno = %s can't find %s for reading can't find i386-opc.tbl for reading, errno = %s can't find i386-reg.tbl for reading, errno = %s can't find ia64-ic.tbl for reading cannot use odd number destination registercannot use odd number source registercgen_parse_address returned a symbol. Literal required.class %s is defined but not used displacement value is not aligneddisplacement value is not in range and is not aligneddisplacement value is out of rangedon't know how to specify %% dependency %s dsp:16 immediate is out of rangedsp:20 immediate is out of rangedsp:24 immediate is out of rangedsp:8 immediate is out of rangeexpecting got relative address: got(symbol)expecting got relative address: gotoffhi16(symbol)expecting got relative address: gotofflo16(symbol)expecting gp relative address: gp(symbol)extend operator expectedextraneous registerfloating-point immediate expectedfloating-point value must be 0.0 or 1.0floating-point value must be 0.5 or 1.0floating-point value must be 0.5 or 2.0illegal L operand valueillegal bitmaskillegal immediate valueillegal use of parenthesesimm10 is out of rangeimm:6 immediate is out of rangeimmediate is out of range 0-7immediate is out of range 1-2immediate is out of range 1-8immediate is out of range 2-9immediate offsetimmediate out of rangeimmediate too big for element sizeimmediate valueimmediate value cannot be registerimmediate value is out of rangeimmediate value out of rangeimmediate zero expectedincompatible L operand valueindex register in load rangeindex register xzr is not allowedinvalid %function() hereinvalid addressing modeinvalid arithmetic immediateinvalid conditional optioninvalid constantinvalid counter accessinvalid extend/shift operatorinvalid immediate, must be 1, 2, or 4invalid mask fieldinvalid mfcr maskinvalid operand. type may have values 0,1,2 only.invalid post-increment amountinvalid registerinvalid register for stack adjustmentinvalid register listinvalid register nameinvalid register offsetinvalid register operand when updatinginvalid replicated MOV immediateinvalid shift amountinvalid shift operatorinvalid sprg numberinvalid tbr numberinvalid value for CMEM ld/st immediateinvalid value for immediatejump hint unalignedjunk at end of linemissing `)'missing `]'missing extend operatormissing mnemonic in syntax stringmissing registermost recent format '%s' appears more restrictive than '%s' multiple note %s not handled multipliernegative immediate value not allowednegative or unaligned offset expectedno insns mapped directly to terminal IC %s no insns mapped directly to terminal IC %s [%s]no shift amount allowed for 8-bit constantsnot a valid r0l/r0h pairoffset(IP) is not a valid formopcode %s has no class (ops %d %d %d) operand is not zerooperand out of range (%ld not between %ld and %ld)operand out of range (%ld not between %ld and %lu)operand out of range (%lu not between %lu and %lu)operand out of range (0x%lx not between 0 and 0x%lx)operand out of range (not between 1 and 255)overlapping field %s->%s overwriting note %d with note %d (IC:%s) p0-p7 expectedparse_addr16: invalid opindex.percent-operator operand is not a symbolposition value is out of rangereg pair must be contiguousreg pair must start from even regregister element indexregister name used as immediate valueregister numberregister number must be evenregister source in immediate moveregister unavailable for short instructionsrotate expected to be 0, 90, 180 or 270rotate expected to be 90 or 270rsrc %s (%s) has no regs shift amountshift amount must be 0 or 12shift amount must be 0 or 16shift amount must be 0 or 8shift amount must be a multiple of 16shift is not permittedshift operator expectedsource and target register operands must be differentstack pointer register expectedsyntax error (expected char `%c', found `%c')syntax error (expected char `%c', found end of instruction)unable to change directory to "%s", errno = %s undefinedunexpected address writebackunknownunknown 0x%02lxunknown 0x%04lxunknown constraint `%c'unknown operand shift: %x unknown reg: %d unrecognized form of instructionunrecognized instructionvalue must be power of 2value out of range 1 - 256vector5 is out of rangevector8 is out of rangewarning: ignoring unknown -M%s option width value is out of rangez0-z15 expectedz0-z7 expectedProject-Id-Version: opcodes 2.28.90 Report-Msgid-Bugs-To: bug-binutils@gnu.org POT-Creation-Date: 2017-07-03 16:55+0200 PO-Revision-Date: 2017-08-22 01:22+0200 Last-Translator: StĂ©phane Aulery Language-Team: French Language: fr MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. Plural-Forms: nplurals=2; plural=(n > 1); Pour les options ci-dessus, les valeurs suivantes sont supportĂ©es pour ARCH : Pour les options ci-dessus, les valeurs suivantes sont prises en charge pour l’ABI : aliases Afficher les alias des instructions. cp0-names=ARCH Afficher les noms des registres CP0 selon l’architecture spĂ©cifiĂ©e. Par dĂ©faut : Ă  partir du binaire dĂ©sassemblĂ©. debug_dump Interrupteur temporaire pour la trace de dĂ©bogage. fpr-names=ABI Afficher les noms FPR selon l’ABI spĂ©cifiĂ©. Par dĂ©faut : numĂ©rique. gpr-names=ABI Afficher les noms GPR selon l’ABI spĂ©cifiĂ©. Par dĂ©faut : Ă  partir du binaire dĂ©sassemblĂ©. hwr-names=ARCH Afficher les noms HWR selon l’architecture spĂ©cifiĂ©e. Par dĂ©faut : Ă  partir du binaire dĂ©sassemblĂ©. msa Reconnaissance des instructions MSA. no-aliases Utiliser la forme canonique des instructions. no-aliases Ne pas afficher les alias des instructions. no-aliases DĂ©sassembler seulement en instructions canoniques, au lieu de pseudo-instructions. numeric Affiche les numĂ©ros des registres, au lieu de leur nom ABI. reg-names=ABI Afficher les noms GPR et FPR selon l’ABI spĂ©cifiĂ©. reg-names=ARCH Afficher les noms des registres CP0 et HWR selon l’architecture spĂ©cifiĂ©e. virt Reconnaissance des instructions ASE. xpa ReconnaĂźtre l’Adressage Physique Étendu (XPA) instructions ASE. Les options spĂ©cifiques AARCH64 du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques ARC du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options suivantes spĂ©cifiques au dĂ©sassemblage ARM sont prises en charge avec l’utilisation de l’option -M : Les options spĂ©cifiques MIPS du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques PPC suivantes sont prises en charge avec l’utilisation de l’option -M : Les options spĂ©cifiques RISC-V du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques S/390 du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Les options spĂ©cifiques i386/x86-64 du dĂ©sassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent ĂȘtre sĂ©parĂ©es par des virgules) : Warning : Le dĂ©compilation peut ĂȘtre incorrecte en raison du choix de classe d'opcode supposĂ©es. Utiliser -M pour sĂ©lectionner la ou les classes d’opcode correctes. addr16 Supposer un adressage 16 bits addr32 Supposer un adressage 32 bits addr64 Supposer un adressage 64 bits amd64 Afficher les instructions en AMD64 ISA att Afficher les instructions en syntaxe AT&T att-mnemonic Afficher les instructions avec les mnĂ©moniques AT&T data16 Supposer une taille de donnĂ©es sur 16 bits data32 Supposer une taille de donnĂ©es sur 32 bits dpfp Reconnaissance des instructions FPX DP. dsp Reconnaissance des instructions DSP. fpud Reconnaissance des instructions FPU double prĂ©cision. fpuda Reconnaissance des instructions FPU double assist. fpus Reconnaissance des instructions FPU simple prĂ©cision. i386 DĂ©sassembleur en mode 32 bits i8086 DĂ©sassembleur en mode 16 bits intel Afficher les instructions en syntaxe Intel intel-mnemonic Afficher les instructions avec les mnĂ©moniques Intel intel64 Afficher les instructions en Intel64 ISA quarkse_em Reconnaissance des instructions FPU QuarkSE-EM. spfp Reconnaissance des instructions FPX SP. suffix Toujours afficher les suffixes d’instruction en syntaxe AT&T x86-64 DĂ©sassembleur en mode 64 bits # # erreur interne, modificateur indĂ©fini (%c)# erreur interne, opĂ©rande « %s %s » indĂ©fini$%02x *inconnu(e)*%d bits inutilisĂ©s dans i386_cpu_flags. %d bits inutilisĂ©s dans i386_operand_type. %dsp16() prend une adresse symbolique, pas un nombre%dsp8() prend une adresse symbolique, pas un nombre%s : %d : « ) » manquante dans le champ de bits : %s %s : %d : champ de bits inconnu : %s %s : Erreur : %s : Avertissement : opĂ©rateur LSL interditopĂ©rateur ROR interditdĂ©calage (DP) hors intervalle.dĂ©calage (SP) hors intervalle.(inconnu(e))*type d’opĂ©rande inconnu : %d**inconnu(e)*dĂ©calage de 21 bits hors intervalleL’adressage 64 bits est dĂ©sactivĂ© ABANDONNER : opĂ©rande inconnuIntervalle de valeur acceptĂ©es 1 Ă  6Adresse 0x%s hors intervalle. ConsidĂ©rer tous les insns comme des index insnsTentative de repĂ©rage d’un index de bit de 0Cas erronĂ© %d (%s) dans %s : %d Expression immĂ©diate erronĂ©eRegistre erronĂ© dans un post-incrĂ©mentRegistre erronĂ© dans un prĂ©-incrĂ©mentNom de registre Ă©rronĂ©GROS problĂšme dans parse_imm16 !Bits pour indexer les registres gĂ©nĂ©raux hors intervalle (0-15)Adresse d’octet requise - doit ĂȘtre paire.CpuMax != %d ! DĂ©sassemble les noms de « registre »DĂ©sassemble en mode architecture ESADĂ©sassemble en mode z/ArchitectureImpossible de spĂ©cifier le numĂ©ro de dĂ©pendance %s IncomprĂ©hensible : 0x%x Erreur : lecture depuis la mĂ©moire Ă©chouĂ©eExaminer l’étiquette prĂ©cĂ©dente pour dĂ©terminer le type d’insnsLe premier registre du rang devrait ĂȘtre r13Hummmm 0x%xnote UC %d pour l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d note UC %d dans l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d UC : %s [%s] n’a pas de terminal ou de sous-classe UC : %s n’a pas de terminal ou de sous-classe Valeur immĂ©diate hors intervalle (-128 Ă  127)Valeur immĂ©diate hors intervalle (-32768 Ă  32767)Valeur immĂ©diate hors intervalle (-512 Ă  511)Valeur immĂ©diate hors intervalle (-7 Ă  8)Valeur immĂ©diate hors intervalle (-8 Ă  7)Valeur immĂ©diate hors intervalle (0 Ă  65535)Erreur interne du dĂ©sassembleurErreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx Erreur interne : sparc-opcode.h erroné : « %s » == « %s » Erreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx Interne : code non dĂ©boguĂ© (test manquant) : %s : %dType d’adresse incorrecte pour l’opĂ©randePosition incorrecte, devrait ĂȘtre 0, 16, 32, 48 ou 64.Position incorrecte, devrait ĂȘtre 0, 8, 16 ou 24Position incorrecte, devrait ĂȘtre 0, 4, 8
 124.Position incorrecte, devrait ĂȘtre 16, 32, 64 ou 128.NumĂ©ro de registre invalide, devrait ĂȘtre blinkNumĂ©ro de registre invalide, devrait ĂȘtre fpNumĂ©ro de registre invalide, devrait ĂȘtre pclIndicateur de taille invalidevaleur de taille incorrecte, doit ĂȘtre dans l’intervalle 1 Ă  64.Taille incorrecte, devrait ĂȘtre 1, 2, 4 ou 8Taille incorrecte, devrait ĂȘtre le registre LP_COUNT ne peut pas ĂȘtre utilisĂ© comme registre de destinationConflit d’étiquette avec « Rx »Conflits d’étiquette avec le nom de registrele deriner registre du rang ne correspond pasPrĂ©fixe « # » manquantPrĂ©fixe « . » manquantPrĂ©fixe « pag: » manquantPrĂ©fixe « pof: » manquantPrĂ©fixe « seg: » manquantPrĂ©fixe « sof: » manquantNommer les globals bien connusAucune de repositionnement pour une petite valeur immĂ©diateN’est pas une adresse de type PC.Seuls $sp ou $15 sont autorisĂ©s avec cet opcodeSeuls $tp ou $13 sont autorisĂ©s avec cet opcodeL’opĂ©rande n’est pas un symboleOpĂ©rande hors intervalle. Doit ĂȘtre compris entre -32768 et 32767.Affiche les instructions inconnues suivant la longueur de leur deux premiers bitsLe registre R3 est un indicateur de limmListe de registres invalideLe registre doit ĂȘtre BLINKLe registre doit ĂȘtre GPLe registre doit ĂȘtre ILINK1Le registre doit ĂȘtre ILINK2Le registre doit ĂȘtre PCLLe registre doit ĂȘtre R0Le registre doit ĂȘtre R1Le registre doit ĂȘtre R2Le registre doit ĂȘtre R3Le registre doit ĂȘtre SPLe numĂ©ro de registre doit ĂȘtre compris entre r0 et r7Le numĂ©ro de registre doit ĂȘtre compris entre r8 et r15Le registre doit ĂȘtre dans la plage r0-r3 ou r12-r15NumĂ©ro de registre invalide SR/SelID hors intervalleSelID hors intervalleSĂ©lectionner les noms de registres brutsSĂ©lectionner les noms de registres utilisĂ©s par GCCSĂ©lectionner les noms de registres utilisĂ©s dans la documentation ISA pour ARMSĂ©lectionner les noms de registres utilisĂ©s par APCSSĂ©lectionner les noms de registres utilisĂ©s par ATPCSSĂ©lectionner les noms de registres spĂ©ciaux utilisĂ©s par ATPCSLe petit opĂ©rande n’était pas un nombre immĂ©diatNumĂ©ro de registre spĂ©cial hors intervalleErreur de syntaxe : pas de « ) » en suffixeLes options suivantes spĂ©cifiques au dĂ©sassemblage WebAssembly sont prises en charge avec l’utilisation de l’option -M : L’opĂ©rande de l’opĂ©rateur % n’est pas un symboleChamp de bits inconnu : %s Erreur %d inconnue Option CPU du dĂ©sassembleur inconnue : %s Option du dĂ©sassembleur inconnue : %s Nom de jeu de registres inconnu : %s Option du dĂ©sassembleur inconnue : %s Champ %d inconnu lors de la construction d’instruction. Champ %d inconnu lors du dĂ©codage d’instruction. Champ %d inconnu lors de l’obtention d’un opĂ©rande int. Champ %d inconnu lors de l’obtention d’un opĂ©rande vma. Champ %d inconnu lors de l’analyse. Champ %d inconnu lors de l’affichage d’instruction. Champ %d inconnu lors de l’initialisation d’un opĂ©rande int. Champ %d inconnu lors de l’initialisation d’un opĂ©rande vma. Valeur mal alignĂ©ela valeur doit ĂȘtre un multiple de 16la valeur doit ĂȘtre dans l’intervalle 0 Ă  240la valeur doit ĂȘtre dans l’intervalle 0 Ă  28la valeur doit ĂȘtre dans l’intervalle 0 Ă  31la valeur doit ĂȘtre dans l’intervalle 1 Ă  La valeur de l’opĂ©rande A doit ĂȘtre 0 ou 1mot clef W invalide dans le slot de l’opĂ©rande FR.registre W attenduWarning : dĂ©sassembleur inutilisable — pas assez de donnĂ©es disponiblesWarning: non valable comme instruction Ă  2 opĂ©randesWarning: non valable comme instruction d’émulationWarning: dĂ©tection d’utilisation rĂ©servĂ©e de bits A/L et B/WAttention : registre source %s (%s) sans sĂ©lecteur « chks » Attention : registre source %s (%s) sans sĂ©lecteur « chks » ou registres Warning: mode d’adressage CALLA inconnuregistre d’adresse dans la plage de chargementcache writeback d'adresses attendutentative d’initialisation du bit y lors de l’utilisation du modificateur + ou -instruction « %.50s » erronĂ©einstruction « %.50s  » erronĂ©ebit,base hors intervallebit,base hors intervalle pour un symboleopĂ©rande de branchement non alignĂ©branchement avec un dĂ©calage impairvaleur de branchement hors intervalle et avec un dĂ©calage impairvaleur de branchement hors intervallerepositionnement d’octet indisponibleImpossible de gĂ©rer l’insertion %d impossible de crĂ©er i386-init.h, errno = %s impossible de crĂ©er i386-tbl.h, errno = %s impossible de trouver %s pour la lecture impossible de lire i386-opc.tbl, errno = %s impossible de lire i386-reg.tbl, errno = %s impossible de trouver ia64-ic.tbl pour la lecture impossible d’utiliser le registre de destination de nombre impairimpossible d’utiliser le registre source de nombre impaircgen_parse_address a retournĂ© un symbole. Symbole requis.classe %s dĂ©finie mais inutilisĂ©e valeur de dĂ©placement non alignĂ©eLa valeur de dĂ©placement hors intervalle et non alignĂ©evaleur de dĂ©placement hors intervalleComment spĂ©cifier %% pour la dĂ©pendance %s ? valeur immĂ©diate dsp:16 hors intervallevaleur immĂ©diate dsp:20 hors intervallevaleur immĂ©diate dsp:24 hors intervallevaleur immĂ©diate dsp:8 hors intervalleadresse relative GOT attendue : got(symbole)adresse relative GOT attendue : gotoffhi16(symbole)adresse relative GOT attendue : gotofflo16(symbole)adresse relative GP attendue : gp(symbole)opĂ©rateur Ă©tendu attenduregistre externevaleur immĂ©diate en virgule flottante attenduela valeur en virgule doit ĂȘtre 0,0 ou 1,0la valeur en virgule doit ĂȘtre 0,5 ou 1,0la valeur en virgule doit ĂȘtre 0,5 ou 2,0valeur d’opĂ©rande L illĂ©galemasque de bits illĂ©galvaleur immĂ©diate illĂ©galeusage illĂ©gal des parenthĂšsesimm10 hors intervallevaleur immĂ©diate imm:6 hors intervallevaleur immĂ©diate hors de l’intervalle 0-7valeur immĂ©diate hors de l’intervalle 1-2valeur immĂ©diate hors de l’intervalle 1-8valeur immĂ©diate hors de l’intervalle 2-9dĂ©calage immĂ©diatvaleur immĂ©diate hors intervallevaleur immĂ©diate trop grande pour la taille de l’élĂ©mentvaleur immĂ©diateLa valeur immĂ©diate ne doit pas ĂȘtre un registrevaleur immĂ©diate hors intervallevaleur immĂ©diate hors intervallevaleur immĂ©diate Ă©gale Ă  zĂ©ro attenduevaleur d’opĂ©rande L incompatibleregistre d’index dans la plage de chargementregistre d’index xzr non autorisĂ©%function() invalide Ă  cette positionmode d’adressage incorrectearithmetique immĂ©diate invalideoption conditionnelle invalideconstante invalideaccĂšs compteur invalideopĂ©rateur Ă©tendu ou de dĂ©calage invalideImmediat incorrecte, devrait ĂȘtre 1, 2 ou 4champ de masque invalidemasque mfcr invalideopĂ©rande invalide. Type doit ĂȘtre 0, 1 ou 2 seulement.longueur de post-incrĂ©ment invalideregistre invalideregistre invalide pour l’ajustement de la pileliste de registres invalidenom de registre invalidedĂ©calage de registre invalideopĂ©rande de registre invalide lors de la mise Ă  jourvaleur immĂ©diate rĂ©pliquĂ©e MOV incorrectelongueur de dĂ©calage invalideopĂ©rateur de dĂ©calage invalidenumĂ©ro de registre spĂ©cial invalidenumĂ©ro tbr invalidevaleur immĂ©diate invalide pour les valeurs immĂ©diates CMEM ld/stvaleur immĂ©diate invalidesaut indicĂ© non alignĂ©rebut en fin de ligne« ) » manquante« ] » manquantopĂ©rateur Ă©tendu manquantmnĂ©monique manquante dans la chaĂźne de syntaxeregistre manquantle format le plus rĂ©cent « %s » apparaĂźt plus restrictif que « %s » note multiple %s non gĂ©rĂ©e multiplicateurvaleur immĂ©diate nĂ©gative interditedĂ©calage nĂ©gatif ou non alignĂ© attenduaucun instruction mappĂ©e directement Ă  l'UC %s aucun instruction mappĂ©e directement Ă  l’UC %s [%s]longueur de dĂ©calage interdite pour les constantes 8 bitscouple r0l/r0h invalideformat de dĂ©calage (IP) invalideL’opcode %s n’a pas de classe (ops %d %d %d) L’opĂ©rande n’est pas zĂ©roopĂ©rande hors intervalle (%ld n’est pas entre %ld et %ld)opĂ©rande hors intervalle (%ld n’est pas entre %ld et %lu)opĂ©rande hors intervalle (%lu n’est pas entre %lu et %lu)opĂ©rande hors intervalle (0x%lx n’est pas entre 0 et 0x%lx)opĂ©rande hors intervalle (pas entre 1 et 255)Ă©crasement du champ %s->%s Ă©crasement de la note %d par la note %d (UC : %s) p0-p7 attenduparse_addr16 : opindex invalide.L’opĂ©rande de l’opĂ©rateur % n’est pas un symbolevaleur de position hors intervalleUn registre paire doit ĂȘtre continuUn registre paire doit commencer par un mĂȘme registreindex d’élĂ©ment de registrenom de registre utilisĂ© comme valeur immĂ©diatenumĂ©ro de registreLe numĂ©ro de registre doit ĂȘtre pairregistre source dĂ©placĂ© dans une valeur immĂ©diateregistre indisponible pour les instructions courtesrotation attendue de 0, 90, 180 ou 270rotation attendue de 90 ou 270registre source %s (%s) n’a pas de registres longueur du dĂ©calagela longueur de dĂ©calage doit ĂȘtre 0 ou 12longueur de dĂ©calage attendue de 0 ou 16longueur de dĂ©calage attendu de 0 ou 8la longueur de dĂ©calage doit ĂȘtre un multiple de 16dĂ©calage interditopĂ©rateur de dĂ©calage attendules opĂ©randes des registres source et cible doivent ĂȘtre diffĂ©rentsregistre de pointeur de pile attenduerreur de syntaxe (caractĂšre « %c » attendu, « %c » trouvĂ©)erreur de syntaxe (caractĂšre « %c » attendu, fin de l’instruction trouvĂ©e)impossible de modifier le rĂ©pertoire vers « %s », errno = %s indĂ©fini(e)cache writeback d’adresses inattenduinconnu(e)inconnu 0x%02lxinconnu 0x%04lxcontrainte « %c » inconnuedĂ©calage d’opĂ©rande inconnu : %x registre inconnu : %d forme d’instruction inconnueinstruction inconnuela valeur doit ĂȘtre une puissance de 2valeur hors de l’intervalle 1 Ă  256vector5 hors intervallevector8 hors intervalleavertissement : option -M%s inconnue ignorĂ©e valeur de largeur hors intervallez0-z15 attenduz0-z7 attendu